Buatlah rangkaian seperti gambar percobaan 1 dengan menggunakan D flip flop
2. Gambar Rangkaian Simulasi
[Kembali]
3. Vidio SImulasi [Kembali]
4. Prinsip Kerja Rangkaian
[Kembali]
Rangkaian di atas adalah rangkaian shift registing berjenis SISO. Disebut SISO karena pada rangkaian ini input yang diterima secara bertahap dan output yang di hasilkan juga jeluar secara bertahap, yaitu pada flip flop yang ke-4.
Pada rangkaian tersebut ketika D diberi not maka, akan aktif low, yaitu aktif pada saat diberi logika 0, maka sesuai tabel kebenaran D F ketika D aktif makan Q akan aktif dan Q' tidak. Setelah aktif maka output D FF 1 masuk ke D FF ke-2, begitu juga untuk steerusnya.
Pada rangakain di atas, nilai Q akan berubah dari 1 ke 0 atau 0 ke 1 ketika clock dalam kondisi rise time. Pada rangkaian ini terdapat 4 FF, maka output dari rangkaian tersebut akan keluar semua pada saat kondisi clock yang ke-8, sesuai dengan SISO Shift registing
5. Link Download
[Kembali]
Tidak ada komentar:
Posting Komentar