Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada
percobaan dengan ketentuan input B0=1, B1=0, B2=don’t care, B3=don’t care,
B4=don’t care, B5=don’t care, B6=don’t care
2. Gambar Rangkaian Simulasi
[Kembali]
.png)
3. Vidio SImulasi [Kembali]
4. Prinsip Kerja Rangkaian
[Kembali]
Rangkaian ini menggunakan J-K flip flop dan D flip flop. dengan input R = 1 dan S = 0, sedangkan untuk inputan clock, J, K, D adalah don't care. Pada JK FF, input Set dan Reset adalah aktif low, yang artinya Set dan Reset akan aktif bilo di beri inputan low atau 0. Pada rangkaian di atas nilai input an untuk Set adalah 0 dan Reset adalah 1, berdasarkan hal itu, yang terjadi adalah aktifnya kondisi Set yang output yang di hasilkan berdasarkan tabel kebenaran untuk JK FF aktif low, maka nilai Q adalah 1 dan Q' adalah 0. Input an J dan K tidak perlu ditinjau lagi, karena sudah dalam kondisi Set, yang artinya bagaimana oun input JK tidak akan memengaruhi outputnya.
Hal yang sama juga berlaku untuk D FF, karena telah mencapai kondisi Set, maka nilai input D dan clock tidak di tinjau lagi, karena tidak akan memengaruhi outputnya.
Tidak ada komentar:
Posting Komentar